- (12) Patent Laid-open Official Gazette (A)
- (19) Japanese Patent Office (JP)
- (11) Patent Laid-open No.: Sho 58-115850
- (43) Date of Laid-open: July 9, 1983
- (51) Int. C1.3

H 01 L 27/12

G 09 F 9/35

H 01 L 29/78

Discrimination Mark:

Official Reference Number.

8122-5F

7520-5C

7377-5F

Number of Invention: 1

Request for Examination: No

(Total: 5 pages)

- (54) Title of Invention: \*Active matrix panel
- (21) Patent Application No.: Sho 56-212543
- (22) Filing Date: December 28, 1981
- (72) Inventor:
  Hiroyuki Oshima
  c/o Suwa Seikosha Co., Ltd.
  3-5, Owa 3-chome, Suwa-shi
- (71) Applicant:Suwa Seikosha Co., Ltd.3-4, Ginza 4-chome, Chuo-ku Tokyo
- (74) Attorney: Patent Attorney Tsutomu Mogami

# Specification

### 1. Title of Invention:

Active matrix panel

5

10

15

20

25

30

35

### 2. What is Claimed:

An active matrix panel comprising:

plural gate lines and plural source lines crossing perpendicular to said gate lines:

a thin film transistor utilizing a semiconductor thin film at each intersection of said gate lines and said source lines; and

a driver circuit constituted by a thin film transistor on at least one side of each of said gate lines or each of said source lines; and wherein:

a gate electrode of the thin film transistor located at each intersection of said gate lines and said source lines is formed either on the upper side or the lower side of said semiconductor thin film; and

the gate electrode of the thin film transistor used in said driver circuit is formed both on the upper side and the lower side of said semiconductor thin film.

## 3. Detailed Description of Present Invention:

The present invention relates to an active matrix panel utilizing thin film transistors (TFTs).

Much research is made on the formation of TFTs on insulating substrates lately. One of the goals of the research is formation of flat panel displays utilizing inexpensive insulating substrates. Specifically, it aims to manufacture flat panel displays such as liquid crystal displays (LCDs) by forming TFTs in a matrix structure on substrates and adapting the switching characteristics. Active matrix panels thus constituted could be manufactured at remarkably low costs.

When TFTs are utilized in active matrix panels, LCDs are generally comprised of glass substrates placed on the upper sides, TFT substrates placed on the lower sides and liquid crystals interposed in between. These LCDs display optional letters, figures and pictures by selecting liquid crystal driving elements arranged in matrix structures on said TFT substrates by external selective circuits and applying voltage to liquid crystal electrodes connected to said liquid crystal driving elements. Fig.1 shows a general structure of a circuit in said TFT substrates.

Fig. 1 (a) shows the arrangement of liquid crystal driving elements in a matrix

3

10

15

20

25

30

35

structure on TFT substrates. Liquid crystal driving elements 2 are arranged in a matrix structure in the display region surrounded by Line 1. Lines 3 indicate data signal lines (source lines) for Liquid crystal driving elements 2, while Lines 4 indicate timing signal lines (gate lines) for Liquid crystal driving elements 2. Fig.1 (b) shows a circuit of Liquid crystal driving elements 2. A TFT indicated by 5 performs switching of data. A condenser indicated by 6 is used for holding data signals. A liquid crystal panel is indicated by 7, a liquid crystal driving electrode formed in accordance with each liquid crystal driving element by 7-1 and an upper glass panel by 7-2.

As described above, TFTs in the liquid crystal driving element are used to switch data on the voltage applied to the liquid crystals. Characteristics expected in TFTs of such an instance are classified into the following two categories:

- (1) Efficiency to supply sufficient current to charge condensers when TFTs are in the ON-state
  - (2) Efficiency to minimize current when TFTs is in the OFF-state

Category (1) relates to writing characteristics of data stored into condensers. Because display by liquid crystals depends on the electric potential of condensers. TFTs must have efficiency of supplying sufficient current in order to completely write data in a short time. Current in such a case (hereinafter referred to as ON-state current) varies in accordance with the capacity of condensers and the time for writing, and TFTs must be manufactured in such a way that they can cope with such ON-state current.

Category (2) relates to retention characteristics. In general, written data must be held much longer than the writing time. Since capacities of condensers are usually as small as around 1pF, even if the current in OFF-state TFTs (hereinafter referred to as OFF-state current) is small, the electric potential of drains (the electric potential of condensers) become nearer to the electric potential of sources rapidly, making it impossible to hold written data correctly. Therefore, it is necessary to minimize OFF-state current in TFTs.

Heretofore, characteristics expected in TFTs of liquid crystal driving elements are described. Following is a description of characteristics expected in TFTs utilized to constitute peripheral circuits (hereinafter referred to driver circuits) for supplying signals to each gate line or each source line and driving each liquid crystal driving element.

About 200 gate lines and about 400 source lines are usually provided in one active matrix panel, and signals needed for each line must be supplied from the

10

15

20

25

30

35

exterior. When the external circuit is provided for this purpose, connection of about 400 terminals of gate lines, source lines and the external circuit becomes necessary in the active matrix panel. Therefore, it is preferable to form driver circuits on the panels simultaneously with liquid crystal driving elements. Such formation would realize sharp decrease in the number of terminals to be taken out from the active matrix panels to the exterior, specifically to approximately 10 lines. Fig.2 shows a structure of the active matrix panel in such an instance. The display region indicated by 8 corresponds to the area surrounded by Line 1 in Fig.1 (a) and comprises liquid crystal driving elements arranged in a matrix structure. Lines 9 are source lines and Lines 10 are gate lines. Signals to Source lines 9 are supplied from Data line 11 via Switch 12. ON-OFF of Switch 12 is operated by Source line driver circuit 13, which is composed of a shift resistor group. Timing signals to Gate lines 10 are directly supplied from Gate line driver circuit 14, which is also composed of a shift resistor group. It is necessary to operate the source line driver circuit at a high speed usually. For example, the driver circuit is operated at a frequency of around 4MHz in the case of performing playback of TV signals. For this reason, TFTs constituting source line driver circuits must have large ON-state current. OFF-state current does not arise any problems as long as it is not such large as to malfunction circuits. On the other hand, the gate line driver circuit again demands large ON-state current, since it drives gate lines of as long as several centimeters, though it does not have to be operated at a high speed. OFFstate current does not pose significant problems. Accordingly, large OFF-state current does not generate any specific problems on the side of sources and gates in TFTs constituting peripheral driver circuits, but characteristics of having the largest ON-state current possible are expected in such TFTs.

As it is described above, characteristics expected in TFTs of liquid crystal driving elements are different from those expected in TFTs of driver circuits. Conventionally, these characteristics were provided in TFTs by changing the size of transistors. Specifically, W/L, the ratio of channel width W and channel length L. was kept low in TFTs of liquid crystal driving elements and high in TFTs of driver circuits to provide characteristics expected in each types. However, this had a shortcoming of having excessively large sizes of transistors of driver circuits. For this reason, the area of driver circuits per each panel became extremely large, thereby decreasing production yield inside a panel sharply and increasing costs. Furthermore, a decrease in the size of liquid crystal driving elements to perform clearer displays shortened intervals between source lines and gate lines naturally, which made

10

15

20

25

30

35

miniaturization of driver circuits increasingly necessary and highlighted shortcomings of the conventional method.

The present invention eliminates such shortcomings with the purpose of realizing formation of active matrix panels having expected characteristics while decreasing areas of driver cuircuits. Namely, the present invention provides active matrix panels whose gate electrodes of TFTs in liquid crystal driving elements are formed either on the upper sides or the lower sides of semiconductor thin films and whose gate electrodes of TFTs in driver circuits are formed both on the upper sides and the lower sides of semiconductor thin films. Following is a detailed description of the present invention with reference to figures.

Fig.3 is an example of a cross-section of a TFT having a gate electrode only on the upper side of a semiconductor thin film (hereinafter referred to as a single gate TFT). An insulating substrate of glass or others is indicated by 15, a semiconductor thin film by 16, a source region by 17, a drain region by 18, a gate insulating film by 19, a gate electrode by 20, an interlevel insulating film by 21, a source electrode by 22, and a drain electrode by 23. TFTs of this structure cannot have such large ONstate current, but can have small OFF-state current. According to the experiment by the present applicant, ON-state current of several  $\mu$ A can be obtained with relative ease, even if transistors are decreased to the compact size of L x W = 10  $\mu$  m x 10  $\mu$ m. Current of this value is sufficient for writing data, when TFTs are utilized as switching transistors in liquid crystal driving elements. Moreover, as OFF-state current can be kept at around 10pA at this time, sufficiently low OFF-state current to have retention characteristics can be obtained. Therefore, these single gate TFTs are arguably the optimal switching transistors in liquid crystal driving elements. In addition, the same can be said in the structure wherein a gate electrode is formed on the lower side of a semiconductor thin film, though Fig.3 shows the structure wherein a gate electrode is formed on the upper side of a semiconductor thin film.

Fig.4 is an example of a cross-section of a TFT having gate electrodes both on the upper side and the lower side of a semiconductor thin film (hereinafter referred to as a double gate TFT). An insulating substrate of glass or others is indicated by 24. the first gate electrode by 25, the first insulating film by 26, a semiconductor thin film by 27, a source region by 28, a drain region by 29, the second gate insulating film by 30, the second gate electrode by 31, an interlevel insulating film by 32, a source electrode by 33, and a drain electrode by 34. Such double gate TFTs can increase both OFF-state current and ON-state current in the greater degrees compared with

10

15

20

25

30

35

single gate TFTs, for channels formed by inducing carriers are formed both on the upper layer and the lower layer of semiconductors. In simple calculations, values of approximately twice as much as those in single gate TFTs can be obtained both in ON-state current and OFF-state current. The present invention utilizes this double gate TFT in the driver circuit. Since double gate TFTs have ON-state current of as much as roughly double of those in single gate TFTs, they can minimize sizes of transistors to the half. Furthermore, though OFF-state current flows at as high as double probabilities, OFF-state current does not increase substantially, because sizes of transistors can be decreased to the half. That is, almost the same characteristics with conventional ones can be obtained in transistors of half sizes. As a result of this, the area of peripheral driver circuits per each panel can be reduced by roughly half.

Finally, single gate TFTs are utilized in TFTs of liquid crystal driving elements instead of double gate TFTs in spite of all for the following reasons. Utilization of double gate TFTs as TFTs of liquid crystal driving elements would be able to reduce sizes of transistors to the half and obtain more or less the same characteristics with those of single gate TFTs, but would not be able to practice reduce of transistor sizes to the half due to the limitation of patterning techniques. In other words, though the minimum patterning scale of such large substrates as active matrix panels is said to be around  $10 \mu$  m, sufficient characteristics of TFTs used in liquid crystal driving elements have been already obtained in single gate TFTs having channel width W of  $10 \mu$  m, and therefore it is pointless to make channel width W to  $5 \mu$  m by further adopting double gate TFTs. Namely, channel length L must be doubled, as channel width W is limited to  $10 \mu$  m or more due to the limitation of patterning techniques. For this reason, the area of transistors increases on the contrary. Therefore, it is pointless to adopt double gate TFTs as TFTs of liquid crystal driving elements, hence single gate TFTs must be utilized.

As it is mentioned heretofore, the present invention has superior effects of decreasing the area of peripheral driver circuits per each panel by roughly half without deteriorating characteristics by providing single gate TFTs in liquid crystal driving elements and double gate TFTs in peripheral driver circuits.

### 4. Brief Description of Figures:

Fig.1 is a general circuit in the case of utilizing TFTs in an active matrix panel. Fig.2 shows the overall configuration of an active matrix structure having built-in peripheral circuits. Fig.3 is an example of a cross-section of a single gate TFT. Fig.4

is an example of a cross-section of a double gate TFT.

Applicant Suwa Seikosha Co., Ltd. Patent Attorney Tsutomu Mogami

# ⑫ 日本国特許庁(戊) ●

### ) 砂特新出颠公開

# ⑩公開特許公報(A)

昭58—115850

⑤ Int. Cl.³H 01 L 27/12G 09 F 9/35

H 01 L 29/78

識別記号

庁内整理番号 8122—5 F 7520—5 C 7377—5 F

❷公開 昭和58年(1983)7月9日

発明の数 1 審査請求 未請求

(全 5 頁)

**匈アクテイプマトリックスパネル** 

②特

頭 昭56-212543

砂田

頭 昭56(1981)12月28日

の 明 者

大島弘之

諏訪市大和3丁目3番5号株式

会社諏訪精工舍内

印出 頭 人 株式会社諏訪杭工会

東京都中央区銀座4丁目3番4

등

の代 理 人 弁理士 最上防

### 男 細 管

#### 1. 発明の名称 アクティブマトリックスパネル

#### 2 存許請求の電話

### 1 発明の詳細な説明

本発明は薄膜トランジスタを用いたアクティブマトリックスパネルに調する。

郡原トランツスメをアクティブマトリックスパネルに応用した場合の液晶投示姿質は、一般に、上側のガラス高板と、下側の郡原トランツスメ高板と、その間に対入された液晶とから神成されてシリ、前記隊はトランツスメ高板上にマトリックス状に記載された液晶駆動業子に姿硬された液晶駆動電弧に電圧を印加することにより、任意の文

を行たりものであ る。柳紀薄景トランジステ書板の一般的な回路図 をおり図に示す。

第1回( a ) は淳貫トランジスタ基板上の液晶 単数ま子のマトリックス状記憶図である。図中の 1 で囲まれた質量が表示質量であり、その中に放 AB効果子でがマトリックス状化記載されている。 3 は波益駆動業子でへのデータ信号ライン(ソー ス解)であり、4は液晶超動業子1へのメイシン グ借号ライン (ゲート級)である。 放及駆動 東子 2の回路図を第1図(b)に示す。5は薄葉トラ ンジスチであり、データのスイッチングを行たう。

以上の収明からわかるように、被品配動電子内 の薄膜とランジスタは、液晶に印加する電圧のデ ーメをスイッナングするために用いられ、とのと き隊銭トランジスタに要求される特性は大きく広

aはコンデンナであり、データ信号の保持用とし

て用いられる。1は液晶パネルであり、1-1は

各液品級動業子に対応して形立された液品駆動電

私であり、1-2は上質ガラスパネルである。

**終トランジスタがOFF状態のときの電流(以下、** OFF尾流という。)がわずかても洗れると、ド レインの写位(すなわちコンデンナの電位)は急 **激化ソースの写位に近づき、書き込まれたデータ** は正しく保持されたくなってしまり。したがって、 岸浜トランジスタのOFF電流は張力小さくする 必要がある。

以上、液晶電動業子内の海鎖トランジスタに基 求される特性について述べたが、以下では、各グ ート級あるいは各ソース雄に信号を供給し、各級 は取動ま子を駆動するための周辺回路(以下、取 **韓国路という。)も薄膜トランジスタで構成した** 場合、その海翼トランジスタに要求される特性に ついて述べる。

通常、アクティブマトリックスパネルのゲート 保を上びソース線は、それぞれ200本温度、合 計100本母度が設けられ、それぞれの線に必要 たはサを外部から供給しなくてはならない。との ために外部回路を投けると、アクティブマトリァ クスパネルのゲート誰かよびソース級と外部回路

- コンデンナを充電させるために充分を電視 を兄けことがてきること。
- (1) 厚張トランジスタを0FF状態にした野、 低力、写法が流れないこと。

(1)はコンデンナへのデーチの書き込み特性に 脚するものである。放在の表示はコンデンナの世 位により決定されるため、短時間にデータを完要 化省を込むととができるように、岸頂トランジス まは充分大きい電流を定すことができなくてはな らない。このときの電流(以下、ON電流という。) は、コンデンナの答量と、書き込み時間とから定 まり、そのON里洗をクリアできるように従具ト ランジスメを製造しなくてはたらたい。

(1)は、コンデンナに書き込されたデーメの兴 授券性に調するものである。一致に、雪を込まれ たデータは書き込み時間よりらはるかに長い時間 保持されなくてはならない。コンデンナの野電客 量は、通常リット根梁の小さい値であるため、深

との間の約400本の潜汗を支援する必要が生じ る。したがって、区面回路はパネル上に被馬区面 **ま子と同時に形成することが至さしい。これによ** り、アクティブマトリックスパネルから外形へ取 り出す准子故は約10本母変に強張させるととが 可能となる。との場合のアクティブマトリックス パネルの構成を第1回に示す。8は無1回(1) の1に対応する表示領状でもり、その中に液量以 動業子がマトリックス状化配置されている。1は ソース級、10はゲート設てある。ソース殴りへ の信号はデータ級11からスイッナしてを介して 供給される。スイッチ12の期間はシフトレジス **メ群より収るソース質収益回路しょにより行まわ** れる。ゲート凝りりへのメイミング信号は、何じ くシフトレジスタ那より成るゲート何駆動団路は から直要供給される。ソース側底動回路は通常高 速で動作させる必要がある。列えば、テレビ信号 を再生する場合には(MHz程度の周波数で動作 させる。このためソース側駆動図路を興成する薄 裏トランジスタは大きさON電流を有していまく

FROM1-=7039039587=FAX5000L /081-462702408= てはならない。OFF あお風動作しない

母国に少くても問用ない方、ゲート資配助の 好は高速で動作する必要はないが、数 m もの長い ゲート様を駆動するため、やはり大きなON電流 が必要となる。OFF電視は大きい問題とはなら ない。したがって周辺駆動回路を構成する準備ト ランジスチはソース何もゲート倒も、OFF電視 が多くてもほとんど問題にならないが、ON電流 は蛋力多くなる特性が要求される。

以上の設明からわかるように、液晶型血素子内の洋膜トランジスタと製動図路内の溶膜トランジスタと製動図路内の溶膜トランジの存性は異なってはトランシスタの大性は変素では、変異なるとで対応していた。ナネルランジスタの大性なでは、製動図路内のアランジスタケイズが高端的内のアランジスタケイズが高端的内のアランジスタケイズが高端的内のアランジスタケイズが高端的内のアランジスタケイズが高端的内のアランジスタケイズが高端的内のアランジスタケイズが高端的内のアランジスタケイズが高端に大きないます。

く以男ナる。

第3回は半導体薄膜の上端にのみゲート電極を 設けた海黒トランジスタ(以下、シングルゲート 耳浜トランジスまという。)の断道構造の1例で ある。13はガラス等の色は遊園、16は半年体 海県、11はソース領域、18はドレイン領域、 11はゲート地址鎮、20はゲート電弧、21は 展別絶議護、11はソース電艦、13はドレイン 毛垢である。このようた保迫の深端トランジスォ は、ON耳流はそれほど大きくてきたいが、OF F电流を小さくすることができる。本出版人が行 なった光鏡によれば、トランジスメナイメをも一 10 mm。Wー10 mmの小型にしても、数×人程度 のON電波は比較的容易に得ることができる。と れは液晶型動業子内のスイッナングトランジスタ として用いる場合、データの書き込み電流として 元分な風である。また、このときのOFF電流は 100人復定にすることが可能であり、データの 以持特性を確保する上でも充分性いのでを覚定が **やられる。したがって、液晶収益量子内のスイッ** 

- ----

/10-1=-06-01:13/001-004無時後801,35,25,59、P, 4 きくなって うたのを有している。このため、パネー で駆動回路の占める面積止率が作用に大きくなり、パネル内の製造多質りが大幅に低下すると共に、コストも上井する。また、より間面な表示を行なりために、液晶駆動果子のナイズを小さくすると、シのずからソース顧問シよびゲート凝固の間隔も小さくなり、ますます駆動回路を小型化する必要生が高まり、炭末の方法の大点がクローズアップされる。

チングトランジスタとしてはこのシングルゲート 専展トランジスタが最適といえる。なか、第3回 ではゲート電気が半導体薄膜の上側に形成された 場合の構造について示したがゲート電気が半導体 薄質の下側に形成された場合の構造でも、上述の 内容は同様である。

第4型は半導体障害の上質シェッ(以下質の上質シェッ(以下質別と対し、対して質別という。)の所別では、25 に対し、25 に対しが、25 に対しが、25 に対し、25 に対し、25 に対し、25 に対し、25 に

FROM 1-=7039039587=FAX5000L /081-462702408= 調には、ON買洗、OF ゲート降級トランジスメ ラカス族の筆が持られる。 本品明は、このメブルゲート専算トランジスチを 私動回站に用いるものである。メブルゲート薄膜 トランジスチはシングルゲート存譲トランジスチ の約1倍のON里洗を有しているから、トランジ スタナイズを半分にすることができる。また、0 FF軍決ちで倍使れやすくたるが、トランジスチ サイスを半分にできるため、異質的なOFF電池 の増加はほとんどない。 ナセカラ、半分のトラン ジスタサイズで、従来とほとんど同等の特性を得 ることができる。この結果、周辺区動回路の占め る面積を従来の約半分に減少させることが可能と 280

及後に、放品駆動業子内の薄膜トランジスタに メブルゲート薄膜トランジスタを用いず、 おえて シングルゲート薄膜トランジスタを用いる理由に ついて述べる。液晶駆動業子内の薄膜トランジス タにメブルゲート薄膜トランジスタを採用すれば、 トランジスタサイズを半分にした上で、シングル

れはシングルゲート海源トランジスメを、また周辺区動回路にはダブルゲート薄膜トランジスメを 設けることにより、特性を悪化させることなく、 周辺区動回路の占める面積比率を約半分に減少せ しめるという優れた効果を有するものである。

### 4. 図面の簡単な説明


第1回は海頭トランジスチをアクティブマトリックスパネルに応用した場合の一般的な回路超である。第1回は周辺駆動回路をアクティブマトリックスパネルに内裏した場合の全体の構成図である。第1回はシングルゲート薄膜トランジスチの新面構成の1例である。


以 上

出順人 株式会社会功材工会 代理人介理士 是 上 签


/10-1=-06-01:13/001-005**##**\$4801,353,662, P えと同年の存住を持ること がてきるはずであるが、典別には、パターニング 技術の創型からトランジスメナイズを半分にする ことはてもたい。 ナセカちアクティブマトリック パネルのようた大面段蓋板における最小パメーン 寸法は通常10g 四恵変といわれているが、故る 駆動菓子に用いられるトランジスメは、W-10um のシングルゲート写真トランジスタで気に充分を 符性が得られており、るえてメブルゲート厚質ト ランジスメを採用してWー5μmとするととは実 意味である。つまり、パメーニング技術の展界が 5Wは!0×m以上に創設されているため、何事 の特性を維持するためにはしを1倍にしなくては たらない。このため、むしろトランジスメの占め る面積が増大する結果になってしまり。したがっ て、液晶感動は子内の浮膜トランジスタにダブル ゲート薄集トランジスタを採用することは意志が たく、シングルゲート体質トランジスメを用いた くてはたらたい。


以上述べたように、本発判は、放益収動業子内






第 1 図







**新 4** 网